信息器件 电路和系统 评述 Website Google Scholar PDF SCOPUS引次: 0

从集成电路到集成系统

吴林晟, 毛军发
中国科学: 信息科学, 2023, 53(10): 1843-1857

摘要 芯片与微电子系统是现代电子信息与智能技术的基础,芯片由集成电路(integrated circuits,IC)技术实现,而微电子系统则可由本文提出的集成系统(integrated systems, IS)技术实现.集成系统概念的提出参照了集成电路的思想,并基于以下4方面原因:首先,集成电路是手段,系统才是目的,单个集成电路往往不具备系统功能,需要与其他电路或元器件相结合才能构成系统.其次,标准硅基集成电路的摩尔定律已面临挑战.第三,微电子系统的前道芯片设计加工与后道封装集成逐步收敛.最后,目前的封装集成技术采取分立的实施步骤.集成系统研究如何将各种不同材料、不同工艺、不同结构的元器件、天线、集成电路芯片进行集成,实现所需功能和性能的微电子系统.集成系统的一个核心理念是能否像设计、加工集成电路一样设计、加工微电子系统.本文将介绍集成系统的背景、概念、特征、面临的挑战、需解决的关键科技问题,以及一些研究进展.

关键词 集成电路; 微电子系统; 电子封装; 集成系统; 异质异构集成; 体系架构; integrated circuits; microelectronic systems; electronic packaging; integrated systems; heterogeneous integration; system architecture

引用格式 吴林晟, 毛军发. 从集成电路到集成系统. 中国科学: 信息科学, 2023, 53(10): 1843-1857, doi: 10.1360/SSI-2022-0414
Linsheng WU, Junfa MAO. From integrated circuits to integrated systems. Sci Sin Inform, 2023, 53(10): 1843-1857, doi: 10.1360/SSI-2022-0414

信息器件 电路和系统 论文 Website Google Scholar PDF SCOPUS引次: 1

忆阻器混合逻辑电路设计及其应用

代广珍, 赵振宇, 宋兴文, 韩名君, 倪天明
中国科学: 信息科学, 2023, 53(1): 178-190

摘要 为解决传统集成电路面积大、功耗高等问题,采用纳米级忆阻器设计实现了数字逻辑电路中的加法器和乘法器.基于忆阻器MRL结构设计的OR门和AND门,设计了2T-4M结构的XOR和XNOR逻辑门.运用这些逻辑门与CMOS管混合实现了全加器,其中CMOS反相器增强了信号驱动.改进2T-4M结构实现了一种新型2T-4M逻辑模块,并基于此模块设计了2位二进制乘法器. LTspice仿真验证了电路设计的正确性.与已报道的MRL结构全加器和2位二进制乘法器进行比较发现全加器使用的元器件数量明显减少,延迟时间最少提高了53.3%,功耗最小降低了1.93 m W; 2位二进制乘法器的设计在元器件总体使用数量上也有一定的优势,总共只需要18个元器件.最后,利用全加器构成加密阵列电路,对图像进行了加解密操作,验证了电路在实际应用中的可行性.

关键词 忆阻器; CMOS; 全加器; 乘法器; 图像加密; memristor; CMOS; full adder; multiplier; image encryption;

引用格式 代广珍, 赵振宇, 宋兴文, 等. 忆阻器混合逻辑电路设计及其应用. 中国科学: 信息科学, 2023, 53(1): 178-190, doi: 10.1360/SSI-2022-0162
Guangzhen DAI, Zhenyu ZHAO, Xingwen SONG, et al. Design and application of memristor hybrid logic circuit. Sci Sin Inform, 2023, 53(1): 178-190, doi: 10.1360/SSI-2022-0162

信息器件 电路和系统 论文 Website Google Scholar PDF SCOPUS引次: 1

基于忆阻器的RBM及其在车牌图像处理中的应用

徐聪, 王春华, 孙晶茹
中国科学: 信息科学, 2023, 53(1): 164-177

摘要 车牌识别在智能交通和公共安全领域具有十分重要的意义.由于拍摄环境、拍摄设备等因素的影响,获取的车牌图像分辨率较低、图像模糊,影响了车牌识别的准确率.图像超分辨率和图像去噪技术可以改善图像质量,提高车牌图像的识别率.本文提出了基于忆阻器的受限玻尔兹曼机(restricted Boltzmann machine, RBM)的全电路设计,并将其应用于车牌图像处理.忆阻RBM电路主要包含3个模块:隐单元生成模块、可见单元重构模块和隐单元再生模块.忆阻电路采用片上训练方式,提高了网络的训练效率,实现了实时的在线学习.最后,将基于忆阻器的RBM应用于车牌图像超分辨率和图像去噪,通过计算图像的结构相似性(structural similarity, SSIM)和峰值信噪比(peak signal to noise ratio, PSNR),并与传统的图像处理方法进行对比分析,验证了所提出的基于忆阻器的RBM在图像处理中的有效性和优越性.

关键词 忆阻器; 神经网络; 车牌图像处理; 受限玻尔兹曼机; 电路设计; memristor; neural network; license plate image processing; restricted Boltzmann machine; circuit design;

引用格式 徐聪, 王春华, 孙晶茹. 基于忆阻器的RBM及其在车牌图像处理中的应用. 中国科学: 信息科学, 2023, 53(1): 164-177, doi: 10.1360/SSI-2022-0027
Cong XU, Chunhua WANG, Jingru SUN. A memristor-based RBM circuit implementation and application in license plate image processing. Sci Sin Inform, 2023, 53(1): 164-177, doi: 10.1360/SSI-2022-0027

信息器件 电路和系统 论文 Website Google Scholar PDF SCOPUS引次: 0

纪念清华大学电子工程系成立70周年专刊

高速电流舵数模转换器减小时序失配的方法

付裕深, 黄成宇, 孙立猛, 李学清, 杨华中
中国科学: 信息科学, 2022, 52(4): 675-686

摘要 随着电流舵数模转换器(digital-to-analog converter, DAC)工作频率的提高,即使是数百飞秒的时序失配也会严重恶化高性能DAC的动态性能.在这一类DAC中,锁存驱动器模块直接控制电流源的开关切换,其时序直接影响电流舵DAC输出模拟信号的码间过渡动态特性.电流舵DAC锁存驱动器时序失配的主要来源,包括时钟网络延时失配、开关驱动晶体管的梯度失配和随机失配.一方面,在传统时钟网络中,不同位置节点间的失配是时钟网络延时失配的重要来源;另一方面,增加开关驱动晶体管尺寸可减少随机失配造成的延时偏差,但增加梯度失配造成的延时偏差.为了减小锁存驱动器时序失配提升DAC动态性能,本文提出了一种通过改变时钟网络连接方式减小时钟延时失配的方法,以及一种综合考虑梯度失配与随机失配的联合设计方法.为了验证所提方法的有效性,在65 nm工艺下设计了一个14b精度的DAC,流片测试结果表明在1 GS/s采样率、430 MHz信号带宽内,实测的无杂散动态范围(spurious-free dynamic range, SFDR)大于70 dB.与相同工艺下设计但并未采用本文所提出的时序优化方法的DAC测试结果对比表明,本文提出的时序优化方法以功耗从106 mW提升到160 mW为代价,将SFDR大于70 dB的信号带宽从210 MHz提升到430 MHz.

关键词 时序失配; 数模转换器(DAC); 时钟网络; 梯度失配; 随机失配; 无杂散动态范围(SFDR); timing mismatch; digital-to-analog converter(DAC); clock network; gradient mismatch; random mismatch; spurious-free dynamic range(SFDR);

引用格式 付裕深, 黄成宇, 孙立猛, 等. 高速电流舵数模转换器减小时序失配的方法. 中国科学: 信息科学, 2022, 52(4): 675-686, doi: 10.1360/SSI-2021-0411
Yushen FU, Chengyu HUANG, Limeng SUN, et al. Methods for reducing the timing mismatch of high-speed current-steering digital-to-analog converters. Sci Sin Inform, 2022, 52(4): 675-686, doi: 10.1360/SSI-2021-0411

信息器件 电路和系统 评述 Website Google Scholar PDF SCOPUS引次: 0

纪念清华大学电子工程系成立70周年专刊

存算一体电路与跨层次协同设计优化: 从SRAM到铁电晶体管

尹勋钊, 岳金山, 黄庆荣, 李超, 蔡嘉豪, 杨泽禹, 卓成, 刘明
中国科学: 信息科学, 2022, 52(4): 612-638

摘要 人工智能与物联网时代,大数据模型驱动的应用场景和计算任务层出不穷,极大促进了国家数字化发展.然而,传统冯·诺依曼(John von Neumann)体系架构的硬件系统由于存算分离的结构特点导致存储墙瓶颈,在数据密集型应用中消耗了大量的数据搬运成本,抑制了能效性能提升.存算一体技术是后摩尔(Moore)时代背离传统架构系统的新型计算范式,利用存储单元器件、电路内在特性,将基本的计算逻辑任务融入存储单元之中,从而消除数据搬运开销,有望实现智能计算硬件平台能效性能的显著提升.本文以契合存算一体技术的存储器件电路为切入点,概述基于传统互补金属氧化物半导体(complementary metal oxide semiconductor, CMOS)和新型非易失存储器件代表铁电晶体管的存算一体电路,并从器件、架构芯片、算法应用等层次讨论存算一体电路的跨层次协同设计优化方法.

关键词 存内计算; 静态随机访问存储器; 铁电晶体管; 交叉阵列; 内容寻址存储器; computing-in-memory; static random access memory; ferroelectric field effect transistor; crossbar; content addressable memory;

引用格式 尹勋钊, 岳金山, 黄庆荣, 等. 存算一体电路与跨层次协同设计优化: 从SRAM到铁电晶体管. 中国科学: 信息科学, 2022, 52(4): 612-638, doi: 10.1360/SSI-2021-0420
Xunzhao YIN, Jinshan YUE, Qingrong HUANG, et al. Computing-in-memory circuits and cross-layer integrated design and optimization: from SRAM to FeFET. Sci Sin Inform, 2022, 52(4): 612-638, doi: 10.1360/SSI-2021-0420

信息器件 电路和系统 评述 Website Google Scholar PDF SCOPUS引次: 0

纪念清华大学电子工程系成立70周年专刊

神经网络加速器架构概述

陈怡然, 王一土
中国科学: 信息科学, 2022, 52(4): 596-611

摘要 如今,随着数据需求的增长以及硬件算力性能的提升,人工智能得到越来越广泛的应用.其中,神经网络算法已经被成功地用于解决一些实际问题,例如人脸识别、自动驾驶等.尽管这些算法有着卓越的表现,但其在传统硬件平台上的计算性能仍然不够高效.因而,一些为神经网络算法定制的计算平台应运而生.本文将总结一些典型的神经网络加速器架构设计,包括计算单元、数据流控制、所加速的不同神经网络的特点,以及在新兴计算平台上设计加速器的考量等.最后我们也将提出对神经网络加速器未来的展望.

关键词 人工智能; 神经网络; 体系结构; 加速器; artificial intelligence; neural network; architecture; accelerator;

引用格式 陈怡然, 王一土. 神经网络加速器架构概述. 中国科学: 信息科学, 2022, 52(4): 596-611, doi: 10.1360/SSI-2021-0409
Yiran CHEN, Yitu WANG. A survey of architectures of neural network accelerators. Sci Sin Inform, 2022, 52(4): 596-611, doi: 10.1360/SSI-2021-0409